From 0527e636c4ec3e2a67f23d6582a3c73be222eb64 Mon Sep 17 00:00:00 2001 From: Jon Lin Date: Sun, 27 Jul 2025 15:07:09 +0800 Subject: [PATCH] PCI: rockchip: dw_ep: Optimize register macro definition sorting 1.Sort by register offset; 2.Sort by register/register bitfiled. Change-Id: I6fd6c394c23778230f36944212e824c6b88fe4f0 Signed-off-by: Jon Lin --- .../pci/controller/dwc/pcie-dw-ep-rockchip.c | 111 +++++++++--------- 1 file changed, 55 insertions(+), 56 deletions(-) diff --git a/drivers/pci/controller/dwc/pcie-dw-ep-rockchip.c b/drivers/pci/controller/dwc/pcie-dw-ep-rockchip.c index 6e8168472f14..ae9cacf811be 100644 --- a/drivers/pci/controller/dwc/pcie-dw-ep-rockchip.c +++ b/drivers/pci/controller/dwc/pcie-dw-ep-rockchip.c @@ -38,19 +38,70 @@ #define RK_PCIE_DBG 0 +/* PCIe CLIENT Registers */ +#define PCIE_CLIENT_GENERAL_CONTROL 0x0 +#define PCIE_CLIENT_ENABLE_LTSSM HIWORD_UPDATE_BIT(0xc) + +#define PCIE_CLIENT_INTR_STATUS_ERR 0xC +#define PCIE_CLIENT_INTR_STATUS_MISC 0x10 + +#define PCIE_CLIENT_INTR_MASK 0x24 +#define PCIE_LTSSM_APP_DLY1_EN BIT(0) +#define PCIE_LTSSM_APP_DLY2_EN BIT(1) +#define PCIE_LTSSM_APP_DLY1_DONE BIT(2) +#define PCIE_LTSSM_APP_DLY2_DONE BIT(3) +#define PCIE_LTSSM_ENABLE_ENHANCE BIT(4) + +#define PCIE_CLIENT_MSI_GEN_CON 0x38 +#define PCIe_CLIENT_MSI_OBJ_IRQ 0 /* rockchip ep object special irq */ + +#define PCIE_CLIENT_GENERAL_DEBUG 0x104 +#define PCIE_CLIENT_CDM_RASDES_TBA_INFO_CMN 0x154 +#define PCIE_CLIENT_HOT_RESET_CTRL 0x180 + +#define PCIE_CLIENT_LTSSM_STATUS 0x300 +#define PCIE_SMLH_LINKUP BIT(16) +#define PCIE_RDLH_LINKUP BIT(17) + #define PCIE_CLIENT_DBG_FIFO_MODE_CON 0x310 +#define PCIE_CLIENT_DBF_EN 0xffff0007 #define PCIE_CLIENT_DBG_FIFO_PTN_HIT_D0 0x320 #define PCIE_CLIENT_DBG_FIFO_PTN_HIT_D1 0x324 #define PCIE_CLIENT_DBG_FIFO_TRN_HIT_D0 0x328 #define PCIE_CLIENT_DBG_FIFO_TRN_HIT_D1 0x32c #define PCIE_CLIENT_DBG_FIFO_STATUS 0x350 -#define PCIE_CLIENT_DBG_TRANSITION_DATA 0xffff0000 -#define PCIE_CLIENT_DBF_EN 0xffff0007 +#define PCIE_CLIENT_DBG_TRANSITION_DATA 0xffff0000 + +/* PCIe DBI Registers */ +#define PCIE_TYPE0_STATUS_COMMAND_REG 0x4 + +#define PCIE_TYPE0_HDR_DBI2_OFFSET 0x100000 + +#define PCIE_ELBI_LOCAL_BASE 0x200e00 +#define PCIE_ELBI_REG_NUM 0x2 +#define PCIE_ELBI_APP_ELBI_INT_GEN0 0x0 +#define PCIE_ELBI_APP_ELBI_INT_GEN0_IRQ_USER BIT(0) +#define PCIE_ELBI_APP_ELBI_INT_GEN1 0x4 +#define PCIE_ELBI_LOCAL_ENABLE_OFF 0x8 +#define PCIE_ELBI_USER_DATA_OFF 0x10 #define PCIE_DMA_OFFSET 0x380000 - +#define PCIE_DMA_CHANEL_MAX_NUM 2 #define PCIE_DMA_CTRL_OFF 0x8 #define PCIE_DMA_WR_ENB 0xc +#define PCIE_DMA_WR_WEILO 0x18 +#define PCIE_DMA_WR_WEIHI 0x1c +#define PCIE_DMA_WR_DOORBELL 0x10 +#define PCIE_DMA_RD_ENB 0x2c +#define PCIE_DMA_RD_DOORBELL 0x30 +#define PCIE_DMA_RD_WEILO 0x38 +#define PCIE_DMA_RD_WEIHI 0x3c +#define PCIE_DMA_WR_INT_STATUS 0x4c +#define PCIE_DMA_WR_INT_MASK 0x54 +#define PCIE_DMA_WR_INT_CLEAR 0x58 +#define PCIE_DMA_RD_INT_STATUS 0xa0 +#define PCIE_DMA_RD_INT_MASK 0xa8 +#define PCIE_DMA_RD_INT_CLEAR 0xac #define PCIE_DMA_WR_CTRL_LO 0x200 #define PCIE_DMA_WR_CTRL_HI 0x204 #define PCIE_DMA_WR_XFERSIZE 0x208 @@ -58,14 +109,6 @@ #define PCIE_DMA_WR_SAR_PTR_HI 0x210 #define PCIE_DMA_WR_DAR_PTR_LO 0x214 #define PCIE_DMA_WR_DAR_PTR_HI 0x218 -#define PCIE_DMA_WR_WEILO 0x18 -#define PCIE_DMA_WR_WEIHI 0x1c -#define PCIE_DMA_WR_DOORBELL 0x10 -#define PCIE_DMA_WR_INT_STATUS 0x4c -#define PCIE_DMA_WR_INT_MASK 0x54 -#define PCIE_DMA_WR_INT_CLEAR 0x58 - -#define PCIE_DMA_RD_ENB 0x2c #define PCIE_DMA_RD_CTRL_LO 0x300 #define PCIE_DMA_RD_CTRL_HI 0x304 #define PCIE_DMA_RD_XFERSIZE 0x308 @@ -73,54 +116,10 @@ #define PCIE_DMA_RD_SAR_PTR_HI 0x310 #define PCIE_DMA_RD_DAR_PTR_LO 0x314 #define PCIE_DMA_RD_DAR_PTR_HI 0x318 -#define PCIE_DMA_RD_WEILO 0x38 -#define PCIE_DMA_RD_WEIHI 0x3c -#define PCIE_DMA_RD_DOORBELL 0x30 -#define PCIE_DMA_RD_INT_STATUS 0xa0 -#define PCIE_DMA_RD_INT_MASK 0xa8 -#define PCIE_DMA_RD_INT_CLEAR 0xac - -#define PCIE_DMA_CHANEL_MAX_NUM 2 - -#define PCIE_CLIENT_RC_MODE HIWORD_UPDATE_BIT(0x40) -#define PCIE_CLIENT_ENABLE_LTSSM HIWORD_UPDATE_BIT(0xc) -#define PCIE_CLIENT_INTR_STATUS_MISC 0x10 -#define PCIE_SMLH_LINKUP BIT(16) -#define PCIE_RDLH_LINKUP BIT(17) -#define PCIE_L0S_ENTRY 0x11 -#define PCIE_CLIENT_GENERAL_CONTROL 0x0 -#define PCIE_CLIENT_GENERAL_DEBUG 0x104 -#define PCIE_CLIENT_HOT_RESET_CTRL 0x180 -#define PCIE_CLIENT_LTSSM_STATUS 0x300 -#define PCIE_CLIENT_INTR_MASK 0x24 -#define PCIE_LTSSM_APP_DLY1_EN BIT(0) -#define PCIE_LTSSM_APP_DLY2_EN BIT(1) -#define PCIE_LTSSM_APP_DLY1_DONE BIT(2) -#define PCIE_LTSSM_APP_DLY2_DONE BIT(3) -#define PCIE_LTSSM_ENABLE_ENHANCE BIT(4) -#define PCIE_CLIENT_MSI_GEN_CON 0x38 - -#define PCIe_CLIENT_MSI_OBJ_IRQ 0 /* rockchip ep object special irq */ - -#define PCIE_ELBI_REG_NUM 0x2 -#define PCIE_ELBI_LOCAL_BASE 0x200e00 - -#define PCIE_ELBI_APP_ELBI_INT_GEN0 0x0 -#define PCIE_ELBI_APP_ELBI_INT_GEN0_IRQ_USER BIT(0) - -#define PCIE_ELBI_APP_ELBI_INT_GEN1 0x4 - -#define PCIE_ELBI_LOCAL_ENABLE_OFF 0x8 - -#define PCIE_ELBI_USER_DATA_OFF 0x10 - -#define PCIE_DIRECT_SPEED_CHANGE BIT(17) - -#define PCIE_TYPE0_STATUS_COMMAND_REG 0x4 -#define PCIE_TYPE0_HDR_DBI2_OFFSET 0x100000 #define PCIE_DBI_SIZE 0x400000 +/* PCIe EP object */ #define PCIE_EP_OBJ_INFO_DRV_VERSION 0x00000001 #define PCIE_BAR_MAX_NUM 6