From 4a8be24c0fd894cd24509cc3a38fc277619797f8 Mon Sep 17 00:00:00 2001
From: Hyeonki Hong <hhk7734@gmail.com>
Date: Wed, 3 Jul 2019 14:41:36 +0900
Subject: [PATCH] Add bracket due to -Wmisleading-indentation

---
 wiringPi/odroidc1.c | 152 +++++++++++++++++-----------------
 wiringPi/odroidc2.c | 198 ++++++++++++++++++++++----------------------
 2 files changed, 175 insertions(+), 175 deletions(-)

diff --git a/wiringPi/odroidc1.c b/wiringPi/odroidc1.c
index db1725d..90e488e 100755
--- a/wiringPi/odroidc1.c
+++ b/wiringPi/odroidc1.c
@@ -316,159 +316,159 @@ static int _getAlt (int pin)
 	case C1_GPIOX_PIN_START  ...C1_GPIOX_PIN_END:
 		switch (shift) {
 		case	0:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 5))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 14))		mode = 2;	break;
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 5))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 14))	 { mode = 2; break; }
 			break;
 		case	1:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 4))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 13))		mode = 2;	break;
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 4))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 13))	 { mode = 2; break; }
 			break;
 		case	2:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 3))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 13))		mode = 2;	break;
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 3))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 13))	 { mode = 2; break; }
 			break;
 		case	3:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 2))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 13))		mode = 2;	break;
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 2))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 13))	 { mode = 2; break; }
 			break;
 		case	4:
 			if ((*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 29)) &&
-			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12)))	mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 30))		mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 17))		mode = 3;	break;
+			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12))) { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 30))	 { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 17))	 { mode = 3; break; }
 			break;
 		case	5:
 			if ((*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 28)) &&
-			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12)))	mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 29))		mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 16))		mode = 3;	break;
+			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12))) { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 29))	 { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 16))	 { mode = 3; break; }
 			break;
 		case	6:
 			if ((*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 28)) &&
-			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12)))	mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 27))		mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 15))		mode = 3;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 9))		mode = 4;	break;
+			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12))) { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 27))	 { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 15))	 { mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 9))	 { mode = 4; break; }
 			break;
 		case	7:
 			if ((*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 28)) &&
-			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12)))	mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 27))		mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 14))		mode = 3;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 8))		mode = 4;	break;
+			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12))) { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 27))	 { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 14))	 { mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 8))	 { mode = 4; break; }
 			break;
 		case	8:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 1))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 11))		mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 19))		mode = 3;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 22))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 6))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 1))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 11))	 { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 19))	 { mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 22))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 6))	 { mode = 5; break; }
 			break;
 		case	9:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 0))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 10))		mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 18))		mode = 3;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 24))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 6))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 0))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 10))	 { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 18))	 { mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 24))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 6))	 { mode = 5; break; }
 			break;
 		case	10:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 22))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 22))	 { mode = 1; break; }
 			if ((*(gpio + C1_MUX_REG_7_OFFSET) & (1 << 31)) &&
-			    (*(gpio + C1_MUX_REG_9_OFFSET) & (1 << 19)))	mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 17))		mode = 3;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 23))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 8))		mode = 5;	break;
+			    (*(gpio + C1_MUX_REG_9_OFFSET) & (1 << 19))) { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 17))	 { mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 23))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 8))	 { mode = 5; break; }
 			break;
 		case	11:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 20))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_7_OFFSET) & (1 << 30))		mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_2_OFFSET) & (1 << 3))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 20))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_7_OFFSET) & (1 << 30))	 { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_2_OFFSET) & (1 << 3))	 { mode = 5; break; }
 			break;
 		case	16:
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 9))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 21))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 5))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 9))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 21))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 5))	 { mode = 5; break; }
 			break;
 		case	17:
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 8))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 20))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 4))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 8))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 20))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 4))	 { mode = 5; break; }
 			break;
 		case	18:
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 7))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 19))		mode = 4;	break;
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 7))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 19))	 { mode = 4; break; }
 			break;
 		case	19:
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 6))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 18))		mode = 4;	break;
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 6))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 18))	 { mode = 4; break; }
 			break;
 		case	20:
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 16))		mode = 3;	break;
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 25))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 9))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 16))	 { mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 25))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 9))	 { mode = 5; break; }
 			break;
 		}
 		break;
 	case C1_GPIOY_PIN_START  ...C1_GPIOY_PIN_END:
 		switch (shift) {
 		case	0:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 2))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 2))	 { mode = 1; break; }
 			break;
 		case	1:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 1))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 1))	 { mode = 1; break; }
 			break;
 		case	3:
-			if (*(gpio  + C1_MUX_REG_1_OFFSET) & (1 << 7))		mode = 2;	break;
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 18))		mode = 3;	break;
+			if (*(gpio  + C1_MUX_REG_1_OFFSET) & (1 << 7))	 { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 18))	 { mode = 3; break; }
 			break;
 		case	6:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	 { mode = 1; break; }
 			break;
 		case	7:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	 { mode = 1; break; }
 			break;
 		case	8:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 0))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 0))	 { mode = 1; break; }
 			break;
 		case	9:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 4))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 4))	 { mode = 1; break; }
 			break;
 		case	10:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	 { mode = 1; break; }
 			break;
 		case	11:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	 { mode = 1; break; }
 			break;
 		case	12:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))		mode = 1;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	 { mode = 1; break; }
 			break;
 		case	13:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 7))		mode = 3;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 7))	 { mode = 3; break; }
 			break;
 		case	14:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))		mode = 1;	break;
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 6))		mode = 3;	break;
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 6))	 { mode = 3; break; }
 			break;
 		}
 		break;
 	case C1_GPIODV_PIN_START...C1_GPIODV_PIN_END:
 		switch (shift) {
 		case	24:
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 23))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << 31))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 23))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << 31))	 { mode = 5; break; }
 			break;
 		case	25:
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 22))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << 30))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 22))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << 30))	 { mode = 5; break; }
 			break;
 		case	26:
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 21))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << 29))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 21))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << 29))	 { mode = 5; break; }
 			break;
 		case	27:
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 20))		mode = 4;	break;
-			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << 28))		mode = 5;	break;
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 20))	 { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << 28))	 { mode = 5; break; }
 			break;
 		}
 		break;
diff --git a/wiringPi/odroidc2.c b/wiringPi/odroidc2.c
index 2c39daa..38514ba 100755
--- a/wiringPi/odroidc2.c
+++ b/wiringPi/odroidc2.c
@@ -370,191 +370,191 @@ static int _getAlt (int pin)
 	case C2_GPIOX_PIN_START  ...C2_GPIOX_PIN_END:
 		switch (shift) {
 		case	0:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 5))	mode = 1;	break;
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 5))  { mode = 1; break; }
 			break;
 		case	1:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 4))	mode = 1;	break;
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 4))  { mode = 1; break; }
 			break;
 		case	2:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 3))	mode = 1;	break;
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 3))  { mode = 1; break; }
 			break;
 		case	3:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 2))	mode = 1;	break;
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 2))  { mode = 1; break; }
 			break;
 		case	4:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 1))	mode = 1;	break;
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 1))  { mode = 1; break; }
 			break;
 		case	5:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 0))	mode = 1;	break;
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 0))  { mode = 1; break; }
 			break;
 		case	6:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 9))	mode = 4;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 17))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 9))  { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 17)) { mode = 5; break; }
 			break;
 		case	7:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 11))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 8))	mode = 4;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 18))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 11)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 8))  { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 18)) { mode = 5; break; }
 			break;
 		case	8:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 7))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 30))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 10))	mode = 4;	break;
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 7))  { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 30)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 10)) { mode = 4; break; }
 			break;
 		case	9:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 6))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 29))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 7))	mode = 4;	break;
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 6))  { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 29)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 7))  { mode = 4; break; }
 			break;
 		case	10:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 28))	mode = 3;	break;
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 28)) { mode = 3; break; }
 			break;
 		case	11:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 27))	mode = 3;	break;
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 27)) { mode = 3; break; }
 			break;
 		case	12:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 13))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 17))	mode = 3;	break;
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 13)) { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 17)) { mode = 3; break; }
 			break;
 		case	13:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 12))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 16))	mode = 3;	break;
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 12)) { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 16)) { mode = 3; break; }
 			break;
 		case	14:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 11))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 15))	mode = 3;	break;
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 11)) { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 15)) { mode = 3; break; }
 			break;
 		case	15:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 10))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 14))	mode = 3;	break;
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 10)) { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 14)) { mode = 3; break; }
 			break;
 		case	19:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 22))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 30))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 22)) { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 30)) { mode = 5; break; }
 			break;
 		}
 		break;
 	case C2_GPIOY_PIN_START  ...C2_GPIOY_PIN_END:
 		switch (shift) {
 		case	0:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 19))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 2))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 0))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 19)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 2))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 0))  { mode = 5; break; }
 			break;
 		case	1:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 18))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 1))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 1))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 18)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 1))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 1))  { mode = 5; break; }
 			break;
 		case	2:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 17))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 0))	mode = 2;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 17)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 0))  { mode = 2; break; }
 			break;
 		case	3:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 4))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 2))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 4))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 2))  { mode = 5; break; }
 			break;
 		case	4:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 12))	mode = 4;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 12)) { mode = 4; break; }
 			break;
 		case	5:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 13))	mode = 4;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 13)) { mode = 4; break; }
 			break;
 		case	6:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 3))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 3))  { mode = 5; break; }
 			break;
 		case	7:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 4))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 4))  { mode = 5; break; }
 			break;
 		case	8:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 5))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 5))  { mode = 5; break; }
 			break;
 		case	9:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 6))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 6))  { mode = 5; break; }
 			break;
 		case	10:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 7))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 7))  { mode = 5; break; }
 			break;
 		case	11:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 3))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 19))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 8))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 3))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 19)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 8))  { mode = 5; break; }
 			break;
 		case	12:
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 18))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 9))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 18)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 9))  { mode = 5; break; }
 			break;
 		case	13:
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 17))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 10))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 17)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 10)) { mode = 5; break; }
 			break;
 		case	14:
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 16))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 11))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 16)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 11)) { mode = 5; break; }
 			break;
 		case	15:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 20))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 20))	mode = 4;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 22))	mode = 5;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 20)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 20)) { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 22)) { mode = 5; break; }
 			break;
 		case	16:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 21))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 21))	mode = 4;	break;
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 21)) { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 21)) { mode = 4; break; }
 			break;
 		}
 		break;
 	case C2_GPIODV_PIN_START...C2_GPIODV_PIN_END:
 		switch (shift) {
 		case	24:
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 7))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 12))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 12))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 29))	mode = 5;	break;
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 26))	mode = 6;	break;
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 7))  { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 12)) { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 12)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 29)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 26)) { mode = 6; break; }
 			break;
 		case	25:
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 6))	mode = 1;	break;
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 11))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 11))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 28))	mode = 5;	break;
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 27))	mode = 6;	break;
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 6))  { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 11)) { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 11)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 28)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 27)) { mode = 6; break; }
 			break;
 		case	26:
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 10))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 10))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 27))	mode = 5;	break;
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 24))	mode = 6;	break;
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 10)) { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 10)) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 27)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 24)) { mode = 6; break; }
 			break;
 		case	27:
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 9))	mode = 2;	break;
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 9))	mode = 3;	break;
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 8))	mode = 4;	break;
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 26))	mode = 5;	break;
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 25))	mode = 6;	break;
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 9))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 9))  { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 8))  { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 26)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 25)) { mode = 6; break; }
 			break;
 		case	28:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 20))	mode = 5;	break;
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 22))	mode = 6;	break;
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 20)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 22)) { mode = 6; break; }
 			break;
 		case	29:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 22))	mode = 4;	break;
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 21))	mode = 5;	break;
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 23))	mode = 6;	break;
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 22)) { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 21)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 23)) { mode = 6; break; }
 			break;
 		}
 		break;