From efe03af17b194e0ab514a2ef2f86d9fb26891930 Mon Sep 17 00:00:00 2001
From: Hyeonki Hong <hhk7734@gmail.com>
Date: Thu, 4 Jul 2019 14:40:59 +0900
Subject: [PATCH] whitespace

---
 wiringPi/odroidc1.c |  94 +++++++++++++++++-----------------
 wiringPi/odroidc2.c | 120 ++++++++++++++++++++++----------------------
 2 files changed, 107 insertions(+), 107 deletions(-)

diff --git a/wiringPi/odroidc1.c b/wiringPi/odroidc1.c
index f07420e..c7c6618 100755
--- a/wiringPi/odroidc1.c
+++ b/wiringPi/odroidc1.c
@@ -316,66 +316,66 @@ static int _getAlt (int pin)
 	case C1_GPIOX_PIN_START  ...C1_GPIOX_PIN_END:
 		switch (shift) {
 		case	0:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 5))   { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 14))  { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 5))			{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 14))			{ mode = 2; break; }
 			break;
 		case	1 ... 3:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << (5-shift))) { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 13))	       { mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << (5-shift))) 		{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 13))			{ mode = 2; break; }
 			break;
 		case	4 ... 5:
 			if ((*(gpio + C1_MUX_REG_5_OFFSET) & (1 << (33 - shift))) &&
-			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12)))          { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << (34 - shift))) { mode = 2; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 3; break; }
+			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12)))		{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << (34 - shift)))	{ mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift)))	{ mode = 3; break; }
 			break;
 		case	6 ... 7:
 			if ((*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 28)) &&
-			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12)))          { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 27))	          { mode = 2; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 3; break; }
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << (15 - shift))) { mode = 4; break; }
+			    (*(gpio + C1_MUX_REG_5_OFFSET) & (1 << 12)))		{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 27))			{ mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift)))	{ mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << (15 - shift)))	{ mode = 4; break; }
 			break;
 		case	8:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 1))	 { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 11))	 { mode = 2; break; }
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 19))	 { mode = 3; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 22))	 { mode = 4; break; }
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 6))	 { mode = 5; break; }
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 1))			{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 11))			{ mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 19))			{ mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 22))			{ mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 6))			{ mode = 5; break; }
 			break;
 		case	9:
-			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 0))	 { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 10))	 { mode = 2; break; }
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 18))	 { mode = 3; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 24))	 { mode = 4; break; }
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 6))	 { mode = 5; break; }
+			if (*(gpio  + C1_MUX_REG_8_OFFSET) & (1 << 0))			{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << 10))			{ mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 18))			{ mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 24))			{ mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 6))			{ mode = 5; break; }
 			break;
 		case	10:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 22))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 22))			{ mode = 1; break; }
 			if ((*(gpio + C1_MUX_REG_7_OFFSET) & (1 << 31)) &&
-			    (*(gpio + C1_MUX_REG_9_OFFSET) & (1 << 19))) { mode = 2; break; }
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 17))	 { mode = 3; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 23))	 { mode = 4; break; }
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 8))	 { mode = 5; break; }
+			    (*(gpio + C1_MUX_REG_9_OFFSET) & (1 << 19))			{ mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 17))			{ mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 23))			{ mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 8))			{ mode = 5; break; }
 			break;
 		case	11:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 20))	 { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_7_OFFSET) & (1 << 30))	 { mode = 2; break; }
-			if (*(gpio  + C1_MUX_REG_2_OFFSET) & (1 << 3))	 { mode = 5; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 20))			{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_7_OFFSET) & (1 << 30))			{ mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_2_OFFSET) & (1 << 3))			{ mode = 5; break; }
 			break;
 		case	16 ... 17:
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (37 - shift))) { mode = 4; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift))) { mode = 5; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (25 - shift)))	{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (37 - shift)))	{ mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (21 - shift)))	{ mode = 5; break; }
 			break;
 		case	18 ... 19:
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (37 - shift))) { mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (25 - shift)))	{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << (37 - shift)))	{ mode = 4; break; }
 			break;
 		case	20:
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 16)) { mode = 3; break; }
-			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 25)) { mode = 4; break; }
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 9))  { mode = 5; break; }
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << 16))			{ mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_4_OFFSET) & (1 << 25))			{ mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 9))			{ mode = 5; break; }
 			break;
 		}
 		break;
@@ -383,33 +383,33 @@ static int _getAlt (int pin)
 	case C1_GPIOY_PIN_START  ...C1_GPIOY_PIN_END:
 		switch (shift) {
 		case	0 ... 1:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << (2 - shift))) { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << (2 - shift)))	{ mode = 1; break; }
 			break;
 		case	3:
-			if (*(gpio  + C1_MUX_REG_1_OFFSET) & (1 << 7))	 { mode = 2; break; }
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 18))	 { mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_1_OFFSET) & (1 << 7))			{ mode = 2; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 18))			{ mode = 3; break; }
 			break;
 		case	8:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 0))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 0))			{ mode = 1; break; }
 			break;
 		case	9:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 4))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 4))			{ mode = 1; break; }
 			break;
 		case	6 ... 7:
 		case	10 ... 12:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	 { mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))			{ mode = 1; break; }
 			break;
 		case	13 ... 14:
-			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))	           { mode = 1; break; }
-			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << (20 - shift)))  { mode = 3; break; }
+			if (*(gpio  + C1_MUX_REG_3_OFFSET) & (1 << 5))			{ mode = 1; break; }
+			if (*(gpio  + C1_MUX_REG_5_OFFSET) & (1 << (20 - shift)))	{ mode = 3; break; }
 			break;
 		}
 		break;
 	case C1_GPIODV_PIN_START...C1_GPIODV_PIN_END:
 		switch (shift) {
 		case	24 ... 27:
-			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << (47 - shift)))	 { mode = 4; break; }
-			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << (55 - shift)))	 { mode = 5; break; }
+			if (*(gpio  + C1_MUX_REG_6_OFFSET) & (1 << (47 - shift)))	{ mode = 4; break; }
+			if (*(gpio  + C1_MUX_REG_9_OFFSET) & (1 << (55 - shift)))	{ mode = 5; break; }
 			break;
 		}
 		break;
diff --git a/wiringPi/odroidc2.c b/wiringPi/odroidc2.c
index a16be16..2780b5d 100755
--- a/wiringPi/odroidc2.c
+++ b/wiringPi/odroidc2.c
@@ -370,116 +370,116 @@ static int _getAlt (int pin)
 	case C2_GPIOX_PIN_START  ...C2_GPIOX_PIN_END:
 		switch (shift) {
 		case	0 ... 5:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << (5 - shift)))  { mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << (5 - shift)))		{ mode = 1; break; }
 			break;
 		case	6:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 9))  { mode = 4; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 17)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 9))			{ mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 17))			{ mode = 5; break; }
 			break;
 		case	7:
-			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 11)) { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 8))  { mode = 4; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 18)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_8_OFFSET) & (1 << 11))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 8))			{ mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 18))			{ mode = 5; break; }
 			break;
 		case	8:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 7))  { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 30)) { mode = 3; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 10)) { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 7))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 30))			{ mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 10))			{ mode = 4; break; }
 			break;
 		case	9:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 6))  { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 29)) { mode = 3; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 7))  { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << 6))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 29))			{ mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 7))			{ mode = 4; break; }
 			break;
 		case	10 ... 11:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << (38 - shift))) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << (38 - shift)))	{ mode = 3; break; }
 			break;
 		case	12 ... 15:
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << (25 - shift))) { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << (29 - shift))) { mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << (25 - shift)))	{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_4_OFFSET) & (1 << (29 - shift)))	{ mode = 3; break; }
 			break;
 		case	19:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 22)) { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 30)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 22))			{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 30))			{ mode = 5; break; }
 			break;
 		}
 		break;
 	case C2_GPIOY_PIN_START  ...C2_GPIOY_PIN_END:
 		switch (shift) {
 		case	0 ... 1:
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << shift))        { mode = 5; break; }
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << (19 - shift))) { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << (2 - shift)))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << shift))		{ mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << (19 - shift)))	{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << (2 - shift)))		{ mode = 2; break; }
 			break;
 		case	2:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 17)) { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 0))  { mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 17))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 0))			{ mode = 2; break; }
 			break;
 		case	3:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16)) { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 4))  { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 2))  { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 4))			{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 2))			{ mode = 5; break; }
 			break;
 		case	4 ... 5:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))          { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))           { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift + 8))) { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))			{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift + 8)))		{ mode = 4; break; }
 			break;
 		case	6 ... 10:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))           { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))            { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift - 3)))  { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 16))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 5))			{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift - 3)))		{ mode = 5; break; }
 			break;
 		case	11:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 3))  { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 19)) { mode = 3; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 8))  { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 3))			{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 19))			{ mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 8))			{ mode = 5; break; }
 			break;
 		case    12 ... 14:
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (30 - shift))) { mode = 3; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift - 3)))  { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (30 - shift)))	{ mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << (shift - 3)))		{ mode = 5; break; }
 			break;
 		case	15:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 20)) { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 20)) { mode = 4; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 22)) { mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 20))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 20))			{ mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 22))			{ mode = 5; break; }
 			break;
 		case	16:
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 21)) { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 21)) { mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 21))			{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_1_OFFSET) & (1 << 21))			{ mode = 4; break; }
 			break;
 		}
 		break;
 	case C2_GPIODV_PIN_START...C2_GPIODV_PIN_END:
 		switch (shift) {
 		case	24 ... 25:
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << (31 - shift))) { mode = 1; break; }
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << (36 - shift))) { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << (36 - shift))) { mode = 3; break; }
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << (53 - shift))) { mode = 5; break; }
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << (shift + 2)))  { mode = 6; break; }
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << (31 - shift)))	{ mode = 1; break; }
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << (36 - shift)))	{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << (36 - shift)))	{ mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << (53 - shift)))	{ mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << (shift + 2)))		{ mode = 6; break; }
 			break;
 		case	26:
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 10)) { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 10)) { mode = 3; break; }
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 27)) { mode = 5; break; }
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 24)) { mode = 6; break; }
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 10))			{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 10))			{ mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 27))			{ mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 24))			{ mode = 6; break; }
 			break;
 		case	27:
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 8))  { mode = 4; break; }
-			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 9))  { mode = 2; break; }
-			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 9))  { mode = 3; break; }
-			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 26)) { mode = 5; break; }
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 25)) { mode = 6; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 8))			{ mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_0_OFFSET) & (1 << 9))			{ mode = 2; break; }
+			if (*(gpio + C2_MUX_REG_5_OFFSET) & (1 << 9))			{ mode = 3; break; }
+			if (*(gpio + C2_MUX_REG_2_OFFSET) & (1 << 26))			{ mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 25))			{ mode = 6; break; }
 			break;
 		case	28:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 20)) { mode = 5; break; }
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 22)) { mode = 6; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 20))			{ mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 22))			{ mode = 6; break; }
 			break;
 		case	29:
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 22)) { mode = 4; break; }
-			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 21)) { mode = 5; break; }
-			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 23)) { mode = 6; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 22))			{ mode = 4; break; }
+			if (*(gpio + C2_MUX_REG_3_OFFSET) & (1 << 21))			{ mode = 5; break; }
+			if (*(gpio + C2_MUX_REG_7_OFFSET) & (1 << 23))			{ mode = 6; break; }
 			break;
 		}
 		break;